印刷用PDFカタログ
 テープ及びリール仕様印刷用PDFカタログ

CDLF
2012サイズ チップ差動ディレイライン


最小、低価格 (当社比)
10psステップで調整可能
15GHz周波数帯域、10Gビット/sの高速伝送に対応

マルチレーン式高速シリアル差動伝送でのレーン間スキュー調整に最適
基板トレース時の面積消費および特性劣化の問題を解決(技術資料参照
サンプル出荷中、量産2011-4Qより
ご要望により、2012サイズ シングルエンドディレイラインも供給可能

LTCC製品の取り扱い上の注意事項

仕様

入出力インピーダンス: 差動100 W±10%(シングルエンド利用不可)
波形歪: オーバーシュート / プリシュート ±20%未満
絶縁抵抗: DC 50V 、 100M W以上(差動ライン間電圧印加)
耐圧: DC50V, 1分間
定格電流: 50mA
定格電圧: 5V
動作温度範囲: -40°C 〜 +85°C
保存温度範囲: -40°C 〜 +120°C


品番 遅延時間 立上り/立下り時間(1)* -3dB通過帯域 直流
抵抗値
実力値(2)* 保証値(3)* 実力値(2)* 保証値(3)*
CDLF01C 10ps±5ps 20ps Typ. 40ps Max. DC〜20GHz DC〜15GHz 0.5Ω Max.
CDLF02C 20ps±5ps 20ps Typ. 40ps Max. DC〜20GHz DC〜15GHz 0.5Ω Max.
CDLF03C 30ps±5ps 20ps Typ. 40ps Max. DC〜20GHz DC〜15GHz 1Ω Max.
CDLF04C 40ps±5ps 20ps Typ. 40ps Max. DC〜20GHz DC〜15GHz 1Ω Max.
CDLF05C 50ps±5ps 20ps Typ. 40ps Max. DC〜20GHz DC〜15GHz 1Ω Max.
CDLF10C 100ps±10ps 20ps Typ. 40ps Max. DC〜20GHz DC〜15GHz 1.5Ω Max.
CDLF15C 150ps±10ps 25ps Typ. 50ps Max. DC〜18GHz DC〜12GHz 1.8Ω Max.
CDLF20C 200ps
+10ps/-20ps
25ps Typ. 50ps Max. DC〜15GHz DC〜11GHz 2.5Ω Max.
CDLF30C 300ps
+10ps/-20ps
30ps Typ. 60ps Max. DC〜10GHz DC〜7GHz 3.5Ω Max.

(1)* 20%-80%
(2)* 推奨ランドパターンを用いて、かつ相間スキューがない場合の値

(3)* 測定治具の周波数特性を考慮した値


60ps〜90ps, 110ps〜140ps および 160ps〜190ps の遅延時間を作成する場合の推奨組合わせ
遅延
時間
組合わせ 遅延
時間
組合わせ 遅延
時間
組合わせ
60ps CDLF03C ×2 110ps CDLF01C+CDLF10C 160ps CDLF01C+CDLF15C
70ps CDLF03C+CDLF04C 120ps CDLF02C+CDLF10C 170ps CDLF02C+CDLF15C
80ps CDLF04C ×2 130ps CDLF03C+CDLF10C 180ps CDLF03C+CDLF15C
90ps CDLF04C+CDLF05C 140ps CDLF04C+CDLF10C 190ps CDLF04C+CDLF15C
数量によっては、上表の遅延時間を有する品番の製品化も可能です。


外形寸法とピン配列

単位:mm(inch)
一般寸法公差±0.1(±0.004)

方向マーカー
No.1ピン


テープ及びリール仕様

下図に示す製品の並べ方で3000個/リールのテーピング梱包とします。ただし、リールの最少数は500個とし、500個単位で増加可能です。梱包形態はエンボスタイプ、カバーテープ付きです。リール側面には、エルメック品番、ロットNo.、数量およびRoHS対応品を意味するRoHS=Yを表示します。


テープ詳細図
単位:mm(inch)




リール詳細図
単位:mm(inch)



推奨ランドパターン

単位:mm(inch)
一般寸法公差±0.1(±0.004)


層構成例
レジスト 誘電体層(比誘電率εr)


GND プレーン
基板のεr、tとWの関係



推奨リフロー半田条件

J-STD-020C Pb-Free 準拠

保管条件はMSL1で、本製品の吸湿管理は不要です。よってリフロー前のベーキングも不要です。

許容回数:2回






接続例

(1) PECL



(2) LVPECL





(3) ツイストペア終端





(4) LVDS



(5) CML




特性例

CDLF05C(実測)

10Gbps擬似ランダムパルス応答

差動通過/反射特性

[横軸:25ps/Div、縦軸:50mV/Div]

16Gbps擬似ランダムパルス応答

差動群遅延特性


[横軸:15.625ps/Div、縦軸:50mV/Div]

CDLF10C(実測)

10Gbps擬似ランダムパルス応答

差動通過/反射特性

[横軸:25ps/Div、縦軸:50mV/Div]

16Gbps擬似ランダムパルス応答

差動群遅延特性


[横軸:15.625ps/Div、縦軸:50mV/Div]

CDLF20C(実測)

10Gbps擬似ランダムパルス応答

差動通過/反射特性

[横軸:25ps/Div、縦軸:50mV/Div]

12.5Gbps擬似ランダムパルス応答

差動群遅延特性


[横軸:20ps/Div、縦軸:50mV/Div]

CDLF30C(実測)

10Gbps擬似ランダムパルス応答

差動通過/反射特性

[横軸:25ps/Div、縦軸:50mV/Div]

12.5Gbps擬似ランダムパルス応答

差動群遅延特性


[横軸:20ps/Div、縦軸:50mV/Div]

技術資料

数十psの遅延時間の調整には、折り返し線路を使用した基板トレース方法が採用されるケースがある。仮に100psを調整する場合、図1のような差動ペア間を結合した基板トレース、または図2のような差動ペア間を非結合とした基板トレースになると想定できるが、どちらもトレース面積が非常に大きくなってしまう。また、図1はコーナーでのアンバランスによって差動ペア間に時間差が生じ、中間点でコモンモードノイズが発生してノイズ放射の恐れが考えられる。図2では10GHz以上の帯域で良好な特性が得られない可能性が高い。
そこで、図1、2について電磁界シミュレータを用いて検証し、CDLF10Cと特性を比較する。基板は、本カタログの推奨ランドパターンに掲載の条件(基板裏面はベタGND)とし、W=0.38mm、t=0.3mm、εr=4.1の組合せとする。
中間点
図1 図2 図3
差動ペア間結合トレース例
(トレース面積:40mm²)

差動ペア間非結合トレース例
(トレース面積:30mm²)

CDLF10Cで時間調整した場合
の実装イメージ図
(実装面積:2.5mm²)

結合トレース(図1)とCDLF10C(図3)の比較
コモンモード波形
コモンモードスペクトラム

非結合トレース(図2)とCDLF10C(図3)の比較
差動通過振幅特性 差動群遅延特性

差動出力アイパターン(10Gbps擬似ランダム信号、tr/tf=20ps(20%-80%))

このページのトップへ


川崎市高津区末長3-3-30 メゾン・ルミエール I 305号室 (044) 982-0415
Copyright © ELMEC Corporation All Rights Reserved.